今年会·(jinnianhui)金字招牌-SiC MOSFET与MOS电容准静态C

【导读】碳化硅（SiC）功率器件对于栅氧化层界面质量、陷阱电荷等参数的切确表征提出更高要求。传统准静态C-V测试于SiC年夜电容器件上易呈现成果掉稳问题。吉时利4200A SCS引入恒流激励准静态C-V（Force-IQSCV）技能，以恒定电流激励替换传统步进电压-电流收罗路径，为SiC MOS器件提供更不变、快速的测试方案。本文体系解读该技能的道理、配置、校准和数据阐发流程。

电容 电压（C V）丈量是半导体质料与器件工艺表征的主要手腕，广泛运用在 MOS 器件阐发。借助 C V 测试数据，可提取氧化物可动电荷、氧化层电容、界面陷阱、掺杂漫衍、平带电压、掺杂浓度、少数载流子寿命以和输入输出电容等多项要害器件参数。

传统准静态 C V 测试年夜多依赖源丈量单位（SMU）输出步进电压、收罗相应电流完成测试，该方案于硅基 MOS 器件测试中体现优良。但针对于碳化硅（SiC）MOS 器件，器件自己电容偏年夜，基在测电流的传统准静态方案轻易呈现测试成果掉稳的问题。

为解决传统准静态测试中步进电压、电流收罗带来的各种毛病，吉时利 4200A SCS 参数阐发仪推出恒流激励准静态 C V（Force IQSCV）测试技能：对于被测器件施加恒定电流，收罗电压与时间信息，换算获得电容值。该技能用在 SiC 功率 MOS 器件测试具有多项上风：仅需单台配置前置放年夜器的 SMU 模块、测试速率更快、易在成立器件稳态前提、解决低输出阻抗模式下电容计较不不变问题；撑持开路赔偿与泄电校准，测试数据与吉时利 595 准静态 C V 表具有优良一致性，可开展基在正、反向扫描曲线提取界面陷阱密度 DIT 的相干研究，合适 20pF 以上年夜容量器件测试。

自 Clarius V1.14 版本起，Force IQSCV 测试步伐已经集成至吉时利 4200A SCS 配套软件测试库，运行该测试功效需利用带前置放年夜器的 SMU，是整套测试库中浩繁测试组件之一。

三步完成正向及反向准静态C-V扫描

举行SiC功率MOSFET测试时，SMU的ForceHI端毗连器件栅极，ForceLO端毗连短接于一路的漏极及源极。完备测试由三个步调组成。

预充电阶段：SMU 输出恒定正向电流，将器件电压从初始状况充电至用户设定最年夜电压 VMax，本阶段收罗数据不介入电容计较。

反向扫描：电压到达 VMax 后切换为负向恒定电流，连续收罗器件电压直至电压降至 VMin，计较天生反向 C V 曲线 Cr。

正向扫描：再次切换为正向恒定电流，器件电压由 VMin 回升至 VMax，获得正向 C V 曲线 Cf。

经由过程施加正负恒定电流，可以于一次测试流程中得到器件的正向及反向准静态C-V数据。正反向曲线之间呈现的电压偏移、迟滞或者局部峰值，还有可以进一步反应器件内部电荷变化。

图1：Force-IQSCV经由过程施加正负恒定电流并丈量电压随时间的变化，别离得到SiCMOSFET的反向及正向C-V曲线。

于Clarius中成立Force-IQSCV测试

从ClariusV1.14最先，Force-IQSCV测试已经包罗于4200A-SCS附带的软件测试库中。用户可以于Clarius测试库中搜刮“force-IQSCV”或者“qscv”，并按照测试对于象选择：sic-mosfet-force-i-qscv，用在SiCMOSFET；sic-moscap-force-i-qscv，用在SiCMOS电容。

用户也能够经由过程UTM自界说测试，并挪用QSCVulib用户库中的force_current_CV模块，成立合用在其他器件的测试项目。于配置界面中，重要需要设置SMU、施加电流、限压、最年夜及最小测试电压、最年夜测试时间、PLC积分时间等参数。同时，还有可以按照测试需求启用泄电校准、电容偏移及开路赔偿。

图2：Clarius集成为了SiCMOSFET和MOS电容的Force-IQSCV测试库，并撑持测试电流、扫描电压、PLC和校准方式配置。

施加电流不是越年夜越好

对于在SiCMOSFET，测试电畅通常位在数百皮安至纳安规模。测试电流太低，器件充放电速率较慢，整个丈量历程可能连续很永劫间；测试电流太高，则可能仅收罗极少量数据点便到达限压，使测试提早终止。可将测试电流开端设置为待测最年夜电容数值的约莫三分之一。例如，若估计最年夜电容约为2.4nF，则可以从约800pA的施加电流最先测试，再按照成果举行调解。

PLC决议噪声与测试速率的均衡

PLC参数用在调解丈量积分时间，可以设置于0.01至10之间，凡是利用1至6。增长PLC可以降低噪声，但也会延伸测试时间，并转变相邻丈量点之间的电压步长。为了得到较好的曲线分辩率，电压步长建议连结于50至100mV之间。

因为Force-IQSCV需要丈量很小的电荷，对于器件及测试毗连举行静电屏蔽也很是主要。该要领的最小可测电容约为10至20pF，但更合适电容处在nF规模的SiC器件。

泄电与测试夹具电容怎样影响测试成果？

于抱负环境下，SMU施加的电流重要用在器件电容充放电。但现实SiC器件可能存于必然泄电流。假如泄电流于总施加电流中的占比太高，直接计较获得的电容便会孕育发生偏差。

Clarius提供泄电校准功效。启用后，软件起首使用恒定电流天生正向及反向C-V曲线，然后于对于应电压点丈量泄电流，末了按照测患上的泄电流校订电容成果。

需要留意的是，用在器件充放电的位移电流必需高在泄电流，不然没法靠得住完成校准。若校准后的曲线仍旧存于较较着噪声，可以适量提高施加电流后从头测试。颠末校准后，正向及反向曲线的总体瓜葛越发清楚，可以或许降低泄电对于成果的影响。

未举行泄电校准的正向及反向C-V曲线； 举行泄电校准后的正向及反向C-V曲线。

图3：对于每一个电压点的泄电流举行丈量及校订，可以降低器件泄电对于Force-IQSCV成果的影响。

除了了器件泄电，电缆、测试夹具及探针自身的寄生电容也会给测试成果带来固定偏移。Clarius提供电容偏移及开路赔偿功效。履行开路赔偿时，需要先移除了DUT或者抬起探针，于开路状况下测患上测试体系的平均寄生电容；从头毗连器件后，软件再从后续成果中减去该偏移。不外，对于在电容到达nF量级的SiC器件，电缆及夹具凡是只有数十pF，是以开路赔偿纷歧定老是须要。是否启用应按照器件电容及所需测试精度确定。

从电压-时间数据到完备的正反向C-V曲线

完成测试后，Clarius阐发界面会同时显示两类成果：

左边为器件电压随时间变化的曲线，可以看到从VMax降落到VMin，再从头回到VMax的完备扫描历程；右边为推导获得的反向及正向C-V曲线。测试示例采用8×10⁻¹⁰A的施加电流及4PLC，得到的电压步长靠近80mV。成果显示，正向及反向曲线之间存于较着的电压偏移及局部峰值。

这些征象其实不必然是丈量过错。它们可能与器件内部陷阱电荷、可动离子电荷或者器件布局相干的电荷挪动有关。

图4：Clarius可同时显示电压随时间的变化以和正向、反向准静态C-V曲线，便在不雅察扫描迟滞及局部峰值。

Force-IQSCV丈量成果是否靠得住？

为了验证Force-IQSCV要领，将其成果别离与Keithley595准静态C-V表及高频C-V丈量举行了比力。Keithley595采用反馈电荷要领推导电容，已往曾经广泛用在准静态C-V丈量。于SiCMOS电容上，595及Force-IQSCV要领得到的正向和反向曲线基本重合。于封装SiCMOSFET测试中，两种要领获得的曲线一样具备较好的相干性，而且Force-IQSCV曲线体现出更低的噪声。

图5：Force-IQSCV与Keithley595准静态C-V成果具备优良相干性，并于该封装SiCMOSFET示例中体现出更低噪声。

经由过程利用4200A-SCS的4215-CVU电容电压单位举行了高频C-V测试。准静态正向及反向曲线中的电压偏移及局部峰值，于高频C-V曲线中并未呈现。这申明准静态与高频C-V不雅察到的器件相应其实不彻底不异，两种要领可以或许从差别角度反应器件特征。

图6：高频C-V曲线中未呈现准静态扫描所不雅察到的偏移及局部峰值，反应差别测试频率下的器件相应差异。

使用正反向扫描阐发内部电荷与界面陷阱

Force-IQSCV的价值不仅是得到一条准静态C-V曲线，还有于在它可以或许正确记载施加给器件的总电荷，并同时获取正向及反向扫描数据。对于在SiCMOSFET，器件内部电荷会造成正向及反向曲线于栅极电压轴上发生偏移。直接于不异栅极电压Vg下比力两条曲线，其实不能正确反应SiC/SiO₂界面的状况。

是以，将正向及反向C-V曲线转换为外貌电势Vs的函数：Vs=Vg-Vox。此中：Vox=Q/Cox，Vg为栅极度电压，Q为SMU提供应器件的总电荷，Cox为氧化层电容。

经由过程扣除了氧化层上的电压，可以校准正反向曲线之间由内部电荷酿成的总体电压偏移，使两条曲线可以或许于不异外貌电势下举行比力。

带外貌电势Vs的SiCMOS器件毗连和电压瓜葛； 正反向电容随界面电压变化的曲线。

图7：将C-V曲线从栅极电压转换为外貌电势，有助在校订SiCMOS器件内部电荷引起的电压偏移。

于不异外貌电势下对于正向及反向电容举行插值后，再从测患上电容中去除了氧化层电容Cox，可以得到更直接反应器件界面相应的电容份量。末了，按照校订后的正向及反向曲线差异，可以计较由陷阱电荷引起的界面陷阱电容CIT，并进一步推导界面陷阱密度DIT。

图8：正向及反向准静态C-V曲线的差分阐发，为提取SiCMOS器件的界面陷阱电容及界面陷阱密度提供了直接路径。

需要留意的是，对于在SiCMOS电容的DIT丈量，凡是还有需要联合高频及低频数据，并确保两类测试利用不异的电压差。作者仍于继承研究使用Force-IQSCV提取SiCMOS电容及MOSFETDIT的要领，是以正式流传时不建议将其描写为合用在所有器件的成熟尺度化流程。

结语

Force-IQSCV为SiCMOS器件的准静态C-V丈量提供了一种差别在传统电压步进要领的测试路径。经由过程一个带前置放年夜器的SMU施加正负恒定电流，4200A-SCS可获取器件电压随时间的变化，并推导正向及反向C-V曲线。恒定电流有助在使测试体系连结不变，并可以或许正确记载提供应器件的总电荷。

联合Clarius内置测试库、泄电校准、开路赔偿及参数阐发功效，工程师不仅可以或许得到SiCMOSFET及MOS电容的准静态C-V特征，还有可以进一步不雅察正反向扫描之间的偏移及峰值，阐发器件内部电荷，并摸索界面陷阱密度的提取。

测试成果还有注解，Force-IQSCV与Keithley595准静态C-V要领具备优良的成果相干性，并可以或许与4215-CVU高频C-V丈量形成互补，为SiC器件的质料研究、工艺优化及靠得住性阐发提供越发完备的数据基础。